

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 54-127365

(43)Date of publication of application : 03.10.1979

(51)Int.Cl. G04C 3/00

H02P 8/00

(21)Application number : 53-035085

(71)Applicant : SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing : 27.03.1978

(72)Inventor : OOTAWA SHIYUJI  
USAWA AKIRA  
UEDA JUN  
BANDAI MASAOKI  
SHIDA MASAHARU  
SATO KATSUHIKO

### (54) STEP MOTOR FOR ELECTRONIC WATCH

#### (57)Abstract:

PURPOSE: To eliminate the effect of variations in the time for saturating the minimum width part of a stator and stably run the motor backward by applying the control signal for magnetic erasing then starting backward running operation at the time of switching from forward running to backward operation and normally keeping applying the control signal during the backward running.

CONSTITUTION: The output of an oscillation circuit 50 using crystal is frequency divided with a frequency dividing circuit 51 and the signals thereof are suitably inputted to a synthesizing circuit 52 they are waveform synthesized. The forward-backward running signals from a forward-backward running control circuit 55 are inputted to the synthesizing circuit 52 and the output thereof is inputted to a driving circuit 53. The motor is driven by the output of the driving circuit 53. At the reverse running of the rotor, the control signal being small to the extent of not causing the rotor to start moving is applied in the same polarity direction as that of the pulses being applied to the motor at its forward running, whereby the effect of the variations of the time for saturating the stator minimum width part of the integral stator is eliminated and the motor running backward stably is obtained voluminously.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭54—127365

⑬Int. Cl.<sup>2</sup>

G 04 C 3/00

H 02 P 8/00

識別記号

⑭日本分類

109 B 0

55 C 2

庁内整理番号

5740—2F

7927—5H

⑮公開 昭和54年(1979)10月3日

発明の数 1

審査請求 未請求

(全 5 頁)

⑯電子時計用ステップモータ

⑰発明者 万代雅昭

東京都江東区亀戸6丁目31番1  
号 株式会社第二精工舎内

⑱特 願 昭53—35085

⑲出 願 昭53(1978)3月27日

同

志田政春

⑳発明者 大多和信二

東京都江東区亀戸6丁目31番1

号 株式会社第二精工舎内

同

東京都江東区亀戸6丁目31番1  
号 株式会社第二精工舎内

同 馬沢章

東京都江東区亀戸6丁目31番1

号 株式会社第二精工舎内

佐藤克彦

東京都江東区亀戸6丁目31番1  
号 株式会社第二精工舎内

同 上田海

東京都江東区亀戸6丁目31番1

号 株式会社第二精工舎内

㉑出願人 株式会社第二精工舎

東京都江東区亀戸6丁目31番1  
号

㉒代理人 弁理士 最上務

明 細 書

発明の名称 電子時計用ステップモータ

特許請求の範囲

回転自在に設けられたロータを有する一体型ステータを備え、かつロータの回転方向を正逆いずれにも回転可能にできるようにしたものにおいて、正回転方向から逆転動作に移る場合に、消磁用の制御信号を印加したのちに逆転動作を開始すると共に、逆転中は常時前記制御信号を印加するようにした構成よりなることを特徴とする電子時計用ステップモータ。

発明の詳細な説明

本発明は電子時計用ステップモータの逆転駆動に関するものである。

近年、電子式時計の時差修正や、時刻修正を機械的な機構に代えることなく、電子式にモータを駆動させる方法が考えられている。

従来、考案されている逆転駆動の方法は、正として、モータに第1図の様な電圧を印加し、ロータの運動の過渡的なタイミングをとらえながら逆転する方法であるが、この駆動電圧をそのまゝ第2図に示す一体ステータを用いたモータブロックに印加すると、第2図の様な電流波形が得られる。第2図に示す $t_x$ はステータが前に印加されたパルスにより強化されており、次の反転パルスにより、逆極性の電圧が印加されると、前に受けた強化を打ち消し、なおかつ、逆極性に過渡ができる様にステータの最少印加を強制的に飽和させるために要する時間である。この時間 $t_x$ は部品の上がり具合等の製造上のバラツキにより影響される。この $t_x$ のバラツキによりパルス $D_2$ によるロータの運動がバラツキため普遍性良く安定に逆転することができなかった。

本発明は、上記の様な従来の欠点を除いた一体ステータを用いた電子時計用ステップモータの逆転駆動方法を提供するものである。

次に、モータの逆転原理について説明する。ま

ず第1図電流波形の  $P_1$  をモータに印加するとロータ2は第4図(a)の静止位置から、(a)図の横にステータ1に磁極B、Bが生じロータ2は正転方向に回転を始める。ロータ2の磁極が、Bがステータ1のノッチ3付近に来たとき(第4-(a)図)に、今度はBと逆極性のパルス  $P_2$  をモータに印加するとロータ2は逆転を始める。次にロータ2の磁極がステータの水平線を通過したとき(第4-(a)図)にパルス  $P_1$  と逆極性のパルス  $P_2$  をモータに印加するとロータ2はさらに逆転を続け、パルス  $P_1$  を十分に長いパルスにすると第4-(a)図の位置でロータ2は落ちつく、その後パルス  $P_1$  を切るとロータ2は静電的なインディクタスに支配されて第4-(a)図の位置に落ちつく、つまりロータ2は180°逆転したことになる。このときの電流波形を示したのが第2図である。以上の原理からわかる様にパルス  $P_1$  はロータ2をステータ1のノッチ3付近に来たときに切ることが望ましいが、ステータ1の最少巾部を飽和させる時間  $t_x$  がバラツキとその分だけ有別はパルス長さがバラツキ、パルス  $P_2$  を

切ったときのロータ2の位置がバラツキことになる本発明はこの  $t_x$  時間を消却し、パルス  $P_1$  を切ったときのロータ2の位置を一定にしたものである。

以下、本発明を実施例に基づき説明する。

第5図はモータに印加する電圧波形を示す。第6図はそのときの電流波形を示す。パルス  $P_1$  をパルス  $P_2$  と同極方向に印加する。このパルス  $P_1$  はステータ1の最少巾部を飽和し、なおかつ、ロータ2が動き出さない程の小きなパルスとする。従ってパルス  $P_1$  ではステータの最少巾部を飽和させる時間  $t_x$  が存在するが、ロータ2には何の影響も与えない。このパルス  $P_1$  によってステータは磁化され、その磁束線はステータに隣りステータ1の最少巾部を飽和しつつづける。  $P_1$  後パルス  $P_2$  と同極性のパルス  $P_3$  が印加されたときにはステータの最少巾部が飽和されているので、第6図電流波形の横に  $P$  はすぐ立上る。第2図の電流波形と異なり、第6図はパルス  $P_1$  に  $t_x$  がないので、  $t_x$  のバラツキが無視される。

第7図は、本発明のブロック図である。駆動回路50は32768Hzの水晶を用い、その出力は分周回路51に入る。分周回路51は15段のフリップフロップより構成される。このフリップフロップの信号を適宜に入力して波形合成するのが合成回路52である。合成回路52には、正転、逆転信号54も入力され、その出力は駆動回路53に入力される。駆動回路53の出力はモータに入力されモータを駆動する。

第8図は、分周回路51のタイムチャート、及び合成回路52のタイムチャートの一部を示す。

合成回路52は、逆転パルス  $P_1$ 、正転パルス  $P_2$ 、戻転パルス  $P_3$ 、  $P_4$ 、  $P_5$  をそれぞれ合成する。各々のパルスは次の真理式で示される。

$$\begin{aligned}
 P_1 &= \overline{Q_0} + \overline{Q_1} + \overline{Q_2} + \overline{Q_3} + \overline{Q_4} + \overline{Q_5} \\
 &\quad + \overline{Q_6} + \overline{Q_7} + \overline{Q_8} + \overline{Q_9} + \overline{Q_{10}} + \overline{Q_{11}} + \overline{Q_{12}} + \overline{Q_{13}} + \overline{Q_{14}} + \overline{Q_{15}} \\
 P_2 &= \overline{Q_0} + \overline{Q_1} + \overline{Q_2} + \overline{Q_3} + \overline{Q_4} + \overline{Q_5} + \overline{Q_6} + \overline{Q_7} + \overline{Q_8} + \overline{Q_9} + \overline{Q_{10}} + \overline{Q_{11}} + \overline{Q_{12}} + \overline{Q_{13}} + \overline{Q_{14}} + \overline{Q_{15}} \\
 P_3 &= \overline{Q_0} + \overline{Q_1} + \overline{Q_2} + \overline{Q_3} + \overline{Q_4} + \overline{Q_5} + \overline{Q_6} + \overline{Q_7} + \overline{Q_8} + \overline{Q_9} + \overline{Q_{10}} + \overline{Q_{11}} + \overline{Q_{12}} + \overline{Q_{13}} + \overline{Q_{14}} + \overline{Q_{15}} \\
 P_4 &= \overline{Q_0} + \overline{Q_1} + \overline{Q_2} + \overline{Q_3} + \overline{Q_4} + \overline{Q_5} + \overline{Q_6} + \overline{Q_7} + \overline{Q_8} + \overline{Q_9} + \overline{Q_{10}} + \overline{Q_{11}} + \overline{Q_{12}} + \overline{Q_{13}} + \overline{Q_{14}} + \overline{Q_{15}} \\
 P_5 &= \overline{Q_0} + \overline{Q_1} + \overline{Q_2} + \overline{Q_3} + \overline{Q_4} + \overline{Q_5} + \overline{Q_6} + \overline{Q_7} + \overline{Q_8} + \overline{Q_9} + \overline{Q_{10}} + \overline{Q_{11}} + \overline{Q_{12}} + \overline{Q_{13}} + \overline{Q_{14}} + \overline{Q_{15}}
 \end{aligned}$$

第9図は、合成回路52の上記説明を除いた部分と、正転、逆転制御回路55、駆動回路を示したものである。

正転信号、逆転信号は、R8フリップフロップ60のセット8、及びリセット8に入力し、その出力Q、 $\overline{Q}$ は、アンドゲート61、62の第1入力に入力される。アンドゲート61の第2入力は論理式で示された逆転パルス  $P_1$  に接続され、アンドゲート62の第2入力は正転パルス  $P_2$  に接続されている。アンドゲート61、62の出力は、オアゲート63に入力され、オアゲート63の出力はナンドゲート64、70を介して、駆動用インバータ79、71に接続される。逆転信号がR8フリップフロップ60にセットされると、その出力Q = H、 $\overline{Q}$  = Lとなる。従ってアンドゲート62の出力はLとなり、戻転パルス信号  $P_1$  が駆動用インバータ70、71に入力される。次に正転信号がR8フリップフロップ60のリセット信号に入力されると  $\overline{Q}$  = H、Q = Lとなり、アンドゲート61の出力はLとなり、正転パルス  $P_2$  が駆動用イン

パース70, 71にかかることになる。次に反転パルス $P_1$ はオアゲート61の第1入力に入力され、 $P_2$ はノアゲート64に入力される。ノアゲート64の出力はノアゲート65の第2入力に入力される。ノアゲート65の第1入力は、R $\bar{D}$ フリップフロップ60の $\bar{Q}$ 出力に接続されている。ノアゲート65の出力はオアゲート66の第2入力に入力される。その出力は、フリップフロップ67のクロックに入力される。このクロック信号によりその出力 $Q$ 、 $\bar{Q}$ が反転して反転出力をナンドゲート69, 68、駆動用インバータ70, 71を介して、モータのコイル72に印加する。

第10図に $P_1$ と $P_2$ 間の電圧を示す。

以上の様に本発明によれば、ロータの逆転時にロータが動き出さない程の小さなパルス $P_1$ をパルス $P_2$ と同極性方向に印加することにより、一体ステータのステータ最少半周を飽和する時間のバラツキの影響をなくすることができ、量産的に安定に逆転するモータをつくることができる。なおかつ、今後高速度でロータを逆転させる場合には、

安定に動作するという点で必要となる。

#### 図面の簡単な説明

第1図…ロータを逆転させるための従来の駆動電圧波形の一例。

第2図…ロータを逆転させるための従来の駆動電流波形の一例。

第3図…本発明に使用した一体ステータの一例。

第4図…ロータが逆転するときのロータの状態図の一例。

第5図…本発明による駆動電圧波形の一例。

第6図…本発明による駆動電流波形の一例。

第7図…本発明のプロット図。

第8図…分離回路及び合成回路のタイムチャート。

第9図…実施例の具体構造例。

第10図…実施例による駆動パルスである。




- 1 …… 一体ステータのステータ
- 2 …… モータ
- 3 …… ステータのノッチ位置

- 50 …… 差動回路
- 51 …… 分離回路
- 52 …… 合成回路
- 53 …… 駆動回路
- 54 …… モータ
- 55 …… 正転、逆転制御回路
- 60 …… R $\bar{D}$ フリップフロップ
- 61, 62 …… アンドゲート
- 63, 66 …… オアゲート
- 64, 65 …… ノアゲート
- 69, 70 …… ナンドゲート
- 67 …… フリップフロップ
- 70, 71 …… インバータ
- 72 …… コイル


以上

出 願 人 株式会社第二精工舎


代 理 人 最 上 務



第 8 图




第 9 图




第 4 图




第 5 图



第 6 图



第 7 图



第10図

